Full Custom IC - 21 MUX Logic & Switch.

21MUX Circuit.

 

논리식 : F = S0' A + S0 B

 

Symbol

 

21MUX_LOGIC_TEST

 

VINA 는 1, VINB 와 S0 는 pulse 값을 준다. 

 

VINB

 

VINB 의 Pulse Period 는 100ns, width 를 50ns 로 주고 0 과 1 한 번씩.

Voltage1 = 1V, Voltage2 = 0V

1 에서 0 으로 떨어지는 Pulse.

 

S0

 

S0 의 Pulse Period 는 1us, width 는 500ns 로 0 과 1 한 번씩.

Launch - ADE_L.

변수 없음.

Analyses - Choose.

 

 

5us 동안 진행한다.

Netlist and Run.

 

 

? ㅠㅠ

 

 

moderate check.

 

 

Results - Direct Plot - Main Form.

VINA, VINB, S0, VOUT 선택.

 

 

눈이 아프다.

 

 

Split Current Strip.

입출력에 대한 각 파형을 따로 확인할 수 있다.

 

21MUX 논리식 F = S0' A + S0 B

S0 가 0 일 때, A 가 출력.

S0 가 1 일 때, B 가 출력.

파형과 일치한다.

 

5.87um

 

2-1MUX Switch.

Schematic.

 

 

Symbol.

 

 

Lay-out.

 

 

Switch 의 Schematic 참고.

Source 로 출력, VOUT 발생. 

Metal line 1, 3 : Drain

Matel line 2 : Source

 

S0 는 NOT gate 의 입력, P-MOS 의 Gate 로 들어감. 

S0' 는 N-MOS 의 Gate 로 들어감.

 

VINA 는  P-MOS 와 N-MOS 의 Drain 으로 들어감.

하지만 P-MOS 는 S0 와, N-MOS 는 S0' 와 연결.

 

따라서, VINA 는 P-MOS 의 Metal1(Drain) 과 Gate S0,

N-MOS 의 Metal3(Drain) 과 S0' 로 연결된다.