전체 글 (142) 썸네일형 리스트형 Full Custom IC - Full Adder. Half Adder 는 XOR + AND = XOR + NAND + NOT Full Adder 는 자리올림수 Cin 이 입력으로 추가됨. Half Adder 2 개와 OR 로 구성. OR 은 NOR + NOT으로 변환 가능. Full Custom IC - Half Adder. Truth Table. Schematic. XOR + AND = XOR + NAND + NOT. Lay-out. Simulation. 00 - S : 0, C : 0 01 - S : 1, C : 0 10 - S : 1, C : 0 11 - S : 0, C : 1 Full Custom IC - Logic Gate Intergrated. Schematic. 2NAND, 2NOR, NOT, 3NAND, 3NOR, SWITCH, 4NAND, 4NOR. Lay-out. 10.26 / 11.86 One-Chip Design 의 편의성을 높일 수 있도록 Logic Gates 를 통합하여 Size 줄임. Full Custom IC - 161 MUX Logic & Switch. 16-1MUX Logic. Schematic. Lay-out. 10.825 / 67.925 16-1MUX Switch. Schematic. NOT Gate 가 2 개 줄어든 8-1 MUX 2 개와 2-1 MUX 1 개 Copy. Lay-out. 11.58 / 28.88 Full Custom IC - 81 MUX Logic & Switch. 8-1MUX Logic. Schematic. 4-1 mux 2 개, 2-1 mux 1 개 Copy. Lay-out 8-1MUX Switch. Schematic. 4-1 MUX SWITCH Symbol 을 그대로 사용해도 되지만, 위와 같은 Schematic 은 NOT Gate 의 수를 줄일 수 있다. Lay-out. 9.3 / 13.265 Full Custom IC - 41 MUX Logic & Switch. 21MUX 3개를 Copy 해서 가져온 후, 41MUX 를 Schematic 한다. Save and check. Symbol. Lay-out. F = S0'S1' A + S0'S1 B + S0S1' C + S0S1 D 7.34 / 13.645 4-1MUX Switch. Schematic. Lay-out. 8.07 / 5.92 Full Custom IC - Transmission Gate. Schematic. SWITCH Symbol. Symbol 을 생성하면 오류가 발생하기도 한다. Schematic. SWITCH_TEST Layout. 21MUX. Symbol. 21MUX_SWITCH_TEST vpulse. Simulation. Full Custom IC - 21 MUX Logic & Switch. 논리식 : F = S0' A + S0 B VINA 는 1, VINB 와 S0 는 pulse 값을 준다. VINB 의 Pulse Period 는 100ns, width 를 50ns 로 주고 0 과 1 한 번씩. Voltage1 = 1V, Voltage2 = 0V 1 에서 0 으로 떨어지는 Pulse. S0 의 Pulse Period 는 1us, width 는 500ns 로 0 과 1 한 번씩. Launch - ADE_L. 변수 없음. Analyses - Choose. 5us 동안 진행한다. Netlist and Run. ? ㅠㅠ moderate check. Results - Direct Plot - Main Form. VINA, VINB, S0, VOUT 선택. 눈이 아프다. Split Current St.. 이전 1 ··· 5 6 7 8 9 10 11 ··· 18 다음
