Logic Gate, NOT
N-MOS 하나와 P-MOS 하나로 이루어진 NOT Gate 의 Circuit 형태는 다음과 같다.
![](https://blog.kakaocdn.net/dn/cJGkuD/btsmO5syleL/UXA2GhZGa3ifBVsSvpEJ1K/img.png)
P-MOS 와 N-MOS 의 Body 는 Source 와 연결되어 각각 VDD, VSS(GND) 로 이어진다.
Fig 10.59 에서 Body 는 생략.
![](https://blog.kakaocdn.net/dn/rFRzV/btsmUJnXfO2/mBdHq0tvnOgc4vQTsa3R50/img.png)
Create - Instance, 단축키 I
![](https://blog.kakaocdn.net/dn/bz2l37/btsmO4Aqj7Q/VwMICxWNOUgS8pVQ7gpR51/img.png)
Image 를 드래그해서 Schematic 창으로 가져옴.
클릭 안해도 됨.
![](https://blog.kakaocdn.net/dn/bCIVB4/btsmO4AqsEF/Po6FSSkiEHw66YrUVI9bD1/img.png)
N-MOS
![](https://blog.kakaocdn.net/dn/bLh0wN/btsmR9mU4nT/7n1p6KOfVU6XYR7uxONuK0/img.png)
P-MOS
![](https://blog.kakaocdn.net/dn/NEl8y/btsmQqpHK2h/AkqqJoa9aFxoEqOSwsAn10/img.png)
Fig 10.59 처럼 P-MOS 의 Body, Source 는 VDD 로, N-MOS 의 Body, Source 는 VSS(GND) 로 연결한다.
![](https://blog.kakaocdn.net/dn/UPbBl/btsmPFNXZyd/xuyKKeeBhp09rSr4Ww9P0k/img.png)
Pin, Label 추가.
Pin 과 Label 은 연결되어 있음.
![](https://blog.kakaocdn.net/dn/eDeHJi/btsmP50osqw/EPktQw6Cokur3gEB3IU6L0/img.png)
VOUT 은 Direction 을 output 으로 설정.
![](https://blog.kakaocdn.net/dn/cXYl9B/btsmRnFYwdv/jeUpLXxT6yror0LxXWzEb1/img.png)
Schematic 이 끝났으면 Check and save.
virtuoso log 창에서 "Schematic check completed with no errors." 확인.
'[Harman] 반도체 설계 > Full Custom IC' 카테고리의 다른 글
Full Custom IC - Logic Gate Lay-out. (0) | 2023.07.09 |
---|---|
Full Custom IC - Logic Gate Schematic & Simulation Results. (0) | 2023.07.09 |
Full Custom IC - Logic Gate Simulation. (0) | 2023.07.09 |
Full Custom IC - Logic Gate Symbol. (0) | 2023.07.09 |
Full Custom IC - Virtuoso. (0) | 2023.07.08 |